Abstract:
Ne cessant pas d’évoluer en raison d’une forte demande pour des applications numériques, les
technologies accessibles aujourd’hui sont principalement CMOS basse tension. L’intérêt est
certain pour des circuits numériques complexes, par laquelle la consommation est d’autant
plus faible que la tension d’alimentation baisse. Mais dans le cas d’un traitement analogique
du signal, la nécessité de garder une dynamique suffisante, indispensable lorsque l’on
recherche des performances en terme de précision et de bande passante toujours plus élevées,
remet en cause les architectures de circuit établies jusqu’à maintenant.
Dans notre travail la conception d’un amplificateur opérationnel CMOS à deux étages a été
notre principal objectif pour l’utiliser comme brique de base d’un amplificateur IA.
L’AOP conçu est constitué d’un étage différentiel chargé par un miroir de courant, et d’un
étage de sortie de type source commune, alimenté par un transistor PMOS. La conception a
été mené a partir des spécifications désirées concernant entre autre : le gain DC (désiré =1000,
trouvé= 1200) Capacité de charge (=10pF), Slew rate (désiré > 10V/us, trouvé= 2V/us) et le
CMRR (désiré>60db, trouvé >62db). Le model de cet amplificateur a été introduit dans la
bibliothèque Ltspice et utilisé par la suite dans la mesure de température d’une thermistance.
Ce présent travail peut être pris comme une bonne introduction pour concevoir des
amplificateurs plus performant comme les amplificateurs cascodés.
