Abstract:
Depuis leur arrivée sur le marché, les processeurs DSP n’ont cessé d’apporter intérêt et performance dans les applications de traitement numérique du signal. De par leur architecture particulière, de type Harvard, ces processeurs jouissent d’une structure interne très bien adaptée au calcul fixe et/ou flottant appliqué au filtrage des signaux ou au contrôle des systèmes.
Les DSP à point fixe particulièrement ceux à architecture conventionnelle, occupent dans ce cadre une place prépondérante dans les applications embarquées, de part leur rapidité d’exécution, leur consommation en matière d’énergie, et leur moindre Coût. Néanmoins, sur le plan programmation, le problème de la précision des calculs reste l’aspect le plus crucial auquel il faut attacher une attention particulière. Le but recherché à travers ce sujet est donc d’étudier et analyse les différents types d’erreurs de calcul pouvant se propager au niveau d’une telle architecture. Une simulation de ces erreurs au niveau de l’exécution d’un plusieurs algorithmes de filtrage numérique est alors effectuée dans un processeur DSP ayant ce type d’architecture et choisi dans ce cadre. Evaluer les performances du processeur en question, en matière de précision de calcul, reste l’objectif final du travail à réaliser.
